대만서 2나노 공장 건설 최종 승인…인텔도 2025년 1.8나노 생산 선언
TSMC는 연내 초미세공정인 2나노 반도체 양산을 위한 생산 설비를 세울 수 있게 됐다. [사진=TSMC]
세계 최대 파운드리(반도체 위탁생산) 업체인 대만 TSMC가 내년부터 2나노미터(1nm=10억분의 1m) 칩 생산에 본격 나설 것으로 보여 업계의 긴장감이 더해지고 있다. 미국 인텔이 오는 2025까지 TSMC와 삼성전자를 따라잡을 것이라고 발표한 지 하루 만에 초미세 공정 기술 도입을 발표하며 맞불을 놓은 것이다. '샌드위치' 신세인 삼성전자는 게이트올어라운드(GAA) 기술을 적용한 3나노 칩을 내년부터 양산하며 방어에 나선다는 전략이지만, 이번 일로 TSMC와의 격차는 더 커질 것으로 판단된다.
29일 일본 니혼게이자이신문에 따르면 대만 환경 규제 기구인 환경심의위원회는 전날 TSMC의 2㎚ 칩 생산 공장 건설 계획을 최종 승인했다. 이에 따라 TSMC는 대만 북부 신추산업단지에 50에이커(20만2천343㎡) 크기의 2나노 칩 생산 라인을 새로 들일 수 있게 됐다.
이에 TSMC는 연내 초미세공정인 2나노 반도체 양산을 위한 생산 설비를 세울 수 있게 됐다. 당초 예상보다 3~4개월가량 빨라진 것으로, 2나노 칩 상용화는 오는 2024년부터 가능할 것으로 전망된다. 또 미국 애리조나주에도 2나노 공정이 적용된 차세대 반도체 공장 건립을 검토하고 있는 것으로 알려졌다. 더불어 TSMC는 3나노 제품은 내년 하반기, 4나노 반도체 생산 일정도 앞당겨 내년에 본격 양산에 돌입한다는 계획이다.
앞서 웨이저자 TSMC 최고경영자(CEO)는 지난달 2일 온라인으로 진행한 회사 기술 설명회에서 "올해 말까지 본사가 있는 대만 신주에 2나노 테스트 생산 시설을 완공할 계획"이라고 밝힌 바 있다. 2나노 테스트 생산 시설은 반도체 양산 전에 안정적인 수율(생산품 가운데 양품의 비율)을 달성하기 위한 기술 개발 설비다.
업계 관계자는 "5·7나노 공정 상용화에서 삼성을 앞섰던 TSMC가 5나노 이하 반도체 양산 일정을 단축하고 막대한 설비 투자로 격차 벌리기에 나서고 있다"며 "반도체 성능을 좌우하는 나노 단위 미세 공정 경쟁에서 TSMC가 빠르게 치고 나가면서 후발 주자인 삼성전자의 추격이 더 어려워졌다"고 평가했다.
이에 맞서 인텔도 지난 26일(현지시간) 기술설명회를 통해 현재 7나노미터(nm·10억분의1m)인 미세공정 기술 수준을 2024년 2나노, 2025년 1.8나노로 끌어올리겠다고 선언해 업계에 긴장감을 불어넣었다. 지난 3월 파운드리 시장 재진출을 선언한지 4개월 만이다.
업계 관계자는 "이 계획이 성공하면 업계 1, 2위인 TSMC와 삼성전자는 큰 위협을 받게 된다"며 "현재 인텔은 7나노 생산에도 애를 먹고 있지만 대규모 자본력과 정부의 파격적 혜택을 통해 격차를 빠른 속도로 좁힐 것으로 보인다"고 말했다.
반면 삼성전자는 2나노 칩 개발을 마쳤지만, 투자 계획이 아직 불투명한 상황이다. 이날 컨퍼런스 콜(전화회의)에선 3나노 제품 양산 계획만 밝혔을 뿐 2나노에 대한 언급은 하지 않았다.
삼성전자 관계자는 "GAA(게이트올어라운드) 공정이 적용된 3나노 1세대 제품을 내년 양산할 예정"이라며 "2023년에는 GAA 적용 3나노 2세대 제품을 양산한다는 목표로 차질없이 공정 개발 진행 중"이라고 밝혔다.
또 삼성전자는 지난 5월 19조원 규모의 미국 파운드리 공장 투자 계획을 발표한 후 현재까지 구체적인 투자지를 확정하지 못하고 갈팡질팡하고 있다. 반도체 업계에 따르면 이 공장은 3나노 공정을 적용할 것이 유력하다.
업계 관계자는 "TSMC가 기술 초격차로 앞서나가고 있고, 인텔은 미국 정부의 전폭적 지지를 등에 업고 삼성전자를 맹추격하고 있다"며 "미래 AP 시장을 잡기 위한 파운드리 경쟁이 본격화됐음에도 삼성전자는 총수 부재로 전략적 투자 결정이 제대로 이뤄지지 않고 있어 굉장히 아쉽다"고 밝혔다.
